够日本国特許庁(JP)

00 特許出願公開

@公開特許公報(A) 平3-173471

(1) Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)7月26

H 01 L 27/118 H 05 K 3/00

6921-5E 8225-5F D

H 01 L 21/82

M

審査請求 未請求 請求項の数 1 (全4頁

公発明の名称

明

(3) FE

マスタスライス方式LSIの配線構造

類 平1-312541 创持

質 平1(1989)12月1日 四出

睭 老 ②発

茂 绞

東京都港区芝5丁目33番1号 日本電気株式会社内

石川県石川郡営来町安隆寺 1 番地 北陸日本電気ソフト

エア株式会社内

日本電気株式会社 03出 題

北陸日本電気ソフトウ 願 ⑦出

東京都港区芝5丁目7番1号 石川県石川都鶴来町安養寺「番地

エア株式会社

牧

弁理士 河原 終一 MH. 理

1. 発別の名称

マスタスライス方式しらしの配線構造

2. 特許請求の範囲

並直方向および水平方向の配線格子が定義され た班」の配線層および第2の配線層と、

これら第1の配線でおよび第2の配線層に定義 された亜直方向および水平方向の配線格子の各格 予点の対角を結ぶ解めの配額指子が定義された第 3の記録器と

を打することを特徴とするマスクスライス方式 L5!の配線構造.

3. 発明の詳細な説明

(産業上の利用分野)

本美明はマスクスライス方式しらしの配額構造 に関し、韓に配線工程以前のマスクを共通とし配 採に関するマスクのみを品ほごとに設計製作して J. S. I を作成するマスタスライス方式しる1 の例

健療、この種のマスタスライス方式しSIΦ℃ 線構造では、すべての配線層の配線格子が改直方 阿および水平方向に定義されていた(参考文献: 『福瑾琼邈のCAD』,仿明処理学会,昭初56 年3月20日発行)。

いた、無2団に示すように、重点方向格子間隔 および水平方向稳子請請をともにすとしたときに **記録ネットの端子し1および端子し2間の配線長** が高速動作を必要とするしSIの退落時間等の制 約を満足するために B d 以内であるという 斯跟が ある場合を例にとって説明すると、端子11だよ が端子し2回を結ぶ直紋の角度が0度または30 皮に近いものから順に第1の記録图 うおよび第2 の配線路2を用いて配線する配線処理を行った箱 果、集3関に示すように、配線機器101と配線 超超102とによって端子11および端子12間 の記録が迂回させられ、配線長!2dの配線経路 201が得られたときに、従来のマスタスライス

特開平3-173471(2)

線経路(11日よび112を得ることにより、調 限を満たす蛇線長84の配線経路211を得ていた。

(発明が解決しようとする課題)

上述した従来のマスタスライス方式しSIの配線構造では、高速物作を必要とするしSIの銀帳時勤等の契約を規定するために設定された配線是に制限がある配線ネットの配線において配線処理後にその制限が終れされなかった場合に、制限を続たすようにするために他の配線を移動させて配線の修正を行う必要があったので、配線の修正に多大な工数を受するという欠点がある。

また、配縁の核正を行っても配線長の初限を納 たすことができなかった場合には、ブロックの配 変絶正等を行って記録処理をやう直す必要があり、 きらに処理時間が増大するという欠点がある。

本発明の目的は、上述の点に散み、第1の配数 語および第2の配線層に定義された垂直方向およ び水平方向の配線括子の各括子点の対角を貼水新 めの配線格子が定義された第3個の配線層を利用 を変更したりすることなしに、比較的容易に配線 長の個盤を行うことができるマスタスライス方式 LSIの配線構造を提供することにある。

して、佐の配紙を移動したりプロックの配置位置

(課題を解決するための手段)

本発明のマスクスライス方式しい1の配線接近 は、垂直方向および水平方向の配線格子が定義された第1の配線圏および第2の配線圏に定義された重 第1の配線圏および第2の配線圏に定義された重 直方向および水平方向の配線格子の各場子点の対 月を結ぶ終めの配線格子が定義された第3の配線 西と本者する。

【作用】

本発明のマスクスライス方式しる1の配線構造では、第1の配線構造をは第2の配線層に重直方向および本平方向の配線格子が定義され、第3の配線層に第1の配線層および第2の配線層に定義された至直方側および水平方向の配線格子の各格子点の共角を指外額の配線格子が定義される。

(36 68 64)

次に、本党明について図例を参照して洋観に及 明する。

第1回は、本預明の一変施例に係るマスタスライス方式し51の配線構造を示す図である。 北実 施例のマスクスライス方式し51の配線構造は、 垂直方向および水平方向の配線格子が定義された 第1の配線暦1および第2の配線器2と、第1の 配線暦1および第2の配線器2と、第1の 配線暦1および第2の配線器2と、第1の 配線暦1および第2の配線器2と、第1の 配線暦1および第2の配線器2と、第1の に対象が水平方向の配線格子の各格子点の対角 を結及斜めの配線格子が定義された第3の配線層 1とから複成されている。

次に、このように特成された本安装例のマスタ . スライス方式LSIの配領構造における配領過程 について、第2個~群4回走動類しながら異称的 に説明する。

第2回に奈すように、強立方面格予開格および 水平方向格予開格をともに d としたときに建線ネ ットの統予・1 および総予・2 隣の配級長が高速 動物を必要とする 2 S T の返延時間等の制約を緩 足するために 8 4 以内であるという制限がある場 音を似にとって説明すると、漢字(1 および選子 : 2 間を時本直報の角度かの使または9 0 度に近 いものから映に第1 の配線層 1 および第2 の配線 周2を用いて配線する配線処理を行った結果、第 3 図に示すように、配線緩緩 1 0 1 と配線迷路 1 0 2 とによって端子 1 1 および端子 1 2 間の配線 が迂回させられ、配線長 1 2 6 の配料 語路 2 9 1 が得られたとをに、葉く図に示すように、配線経 路1 0 1 および 1 0 2 を除正せずに、端子 1 1 お よび端子: 2 の位配に第1 の配線層 1 および 2 3 2 を算過し、端子 1 1 および 2 7 2 間を第3 の配 報題 3 を用いて斜めの配報を行うことにより、削 限を増たす配線長

$$z = \sqrt{(4d)^3 + (4d)^4}$$

= 4 V2 d

の配銀程路221を得ることができる。

(発明の効果)

以上親別したように本発明は、高速動作を必要 とするしSIの遅延時間等の御約を満足するため

特開平3-173471 (3)

に歴史された配級長の緊限に対して第1の配級層 および第2の記録層を用いて配線処理を行った後 に制限を論たしていない配額をŊ談を満たすよう にするために第3層の超級層を利用することによ り、他の耐災を移動したりプロックの危険位置を 変更したりすることなしに、比較的容易に配切員 の闭弦を行うことができる効果がある。

4. 図面の簡単な説明

第1回は本発明の一裏庭別に係るマスタスライ ス方式しSIの配線構造を示す図、

道2関は配数ネットの端子ペアの一例を示す図、 第3回は第1の配料項および第2の配料原本用 いた配線処理後の配線例を示す図、

第4回は第3の配線器を用いて入平修正を行っ た後の配額筋を示す図、

第5回は第1の配線圏および第2の配線器を用 いて人手発正を行った後の配線例を示す図である。 図におかて、


1・・・第1の転換面、

2・・・第2の転線層、

3・・・第3の配納際、 101,102,221·航韓経路、 231, 232・スルーホール、 しし、して・箱子である。

特許出限人 B 双 士

第 1 図




第1の総線層かよび第2の配象層に

定務された配額格子


奴3の配譲所に収録された配額第千

第 2 2



持閉平3-173471 (4)

第3四




◇ : 第1の配線層の双子

□ こ 前しの配動局からび第2の配数層間のスルーホール

―― : 第1の配数値の配線パターン

・ 北2の配線隣の配銀パターン


海 4 図



- 第1の記憶道シェび花3の配銀塔刷のスペーホール

● :第3の形数湯の配数パチーン

第5回



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.CI.

H01L 27/118 H05K 3/00

(21)Application number: 01-312541

(71)Applicant: NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22) Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

MIZUMAKI TOSHIHIRO


(54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

(57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected, and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) Japanese Patent Office (JP)

(12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

(11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.⁵ I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

(54) Title of Invention

Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

Specification

1. Title of Invention

Master Slice LSI Wiring Structure

2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

3. Detailed Description of Invention

[Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

[Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

[Problems Which the Present Invention Attempts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

[Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

[Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

[Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$a = \sqrt{(4 d)^2 + (4 d)^2}$$
 $= 4\sqrt{2} d$

which meets the limitation.

[Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer

101, 102, 221

Wiring paths

231, 232

Through holes

tl, t2 Terminals

Patent Applicants


NEC Corporation

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney


Figure 1



- : Wiring lattice defined in first wiring layer and second wiring layer

: Wiring lattice defined in third wiring layer

Figure 2







Figure 5



[Translator's Notes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)